摘? 要：芯片失效作為困擾電子行業(yè)的困難，失效機(jī)理巨大，對(duì)付因出產(chǎn)現(xiàn)場(chǎng)情況造成的過電、靜電失效，環(huán) 節(jié)無(wú)法鎖定。通過對(duì)高壓電解電容帶電插裝對(duì)印制電路板上芯片損傷闡明，確定主板過波峰焊時(shí)錫面連錫短路 導(dǎo)致高壓電解電容放電擊穿芯片的失效機(jī)理，并擬定管控對(duì)策，有效低落芯片失效不良。 

要害詞：芯片失效；高壓電解電容；擊穿；波峰焊；PCBA

0  引言 

跟著電子技能的成長(zhǎng)，小型化、集成化的芯片被應(yīng) 用于各個(gè)規(guī)模，如何擔(dān)保自身靠得住性及產(chǎn)物質(zhì)量成為芯 片廠商不絕深入研究的熱點(diǎn)。但芯片因出產(chǎn)情況、利用 情況苛刻，失效環(huán)境時(shí)有產(chǎn)生[1]。今朝業(yè)界已經(jīng)識(shí)別到 的失效原因分兩大類：①芯片自己制造缺陷；②出產(chǎn) 現(xiàn)場(chǎng)不類型操縱導(dǎo)致失效。業(yè)內(nèi)常用的失效闡明要領(lǐng) 包羅：芯片開封、X-Ray無(wú)損探傷、SEM掃描電鏡、 EMMI偵測(cè)等。此類闡明要領(lǐng)對(duì)付芯片制造缺陷，如晶 元異常、金線綁定異常等能直觀判定失效環(huán)節(jié)，可是對(duì) 于因出產(chǎn)現(xiàn)場(chǎng)情況造成的EOS（過電應(yīng)力）、ESD（靜 電放電）卻難以鎖定失效點(diǎn)，給出產(chǎn)、產(chǎn)物質(zhì)量改進(jìn)帶 來(lái)未便。 

電解電容因容量大，遍及應(yīng)用于輸出濾波電路中， 起儲(chǔ)能和濾波浸染[2-3]。高壓電解電容因其制造工藝及 電子特性，在插裝前會(huì)殘留部門電壓，而殘留電壓對(duì)付 電路板上半導(dǎo)體器件的影響一直被行業(yè)內(nèi)電路設(shè)計(jì)者所 忽略。學(xué)者針對(duì)高壓電解電容殘留電壓對(duì)芯片失效舉辦深入研究，并做了充實(shí)試驗(yàn)驗(yàn)證。功效表白高壓電解電 容未放電即插裝，在過波峰焊時(shí)會(huì)通過錫面將殘留電壓 浸染于芯片上，致使芯片失效。同時(shí)，學(xué)者通過大量數(shù) 據(jù)驗(yàn)證，通過改造電路機(jī)關(guān)或過板偏向，有效辦理了因 高壓電解電容未放電導(dǎo)致的芯片失效，低落產(chǎn)物不良 率，提高產(chǎn)物靠得住性[4-5]。

1  案例闡明 

1.1 配景 

節(jié)制器車間出產(chǎn)某兩款主板，某廠家開關(guān)電源芯 片零散下線，批次不會(huì)合，失效外在表示為芯片的1腳 （使能腳）與5腳（地腳）之間阻抗值異常，正常品阻 抗為M歐級(jí)別，失效品阻抗為K歐級(jí)別。對(duì)正常、異常 芯片別離測(cè)試U-I曲線，如圖1、圖2所示，表白芯片失 效，有泄電流。圖3、圖4為異常芯片X-Ray圖像， 2.2UF 400V，功效 表白芯片內(nèi)部布局無(wú)明明異常。經(jīng)廠家對(duì)芯片開封確 認(rèn)，如圖5所示，確認(rèn)芯片失效模式為過電損傷。

1.2 闡明進(jìn)程 

取庫(kù)存開關(guān)電源芯片，對(duì) PIN1（EN/UV）腳與 PIN5（S）腳施加15 V直流電壓，測(cè)試阻值，試驗(yàn)后芯 片1～5腳阻抗在10 kΩ閣下，與下線異常品阻抗一致， 測(cè)試U-I曲線與下線品一致，存在明明泄電。經(jīng)對(duì)芯片 開封確認(rèn)，芯片屬過電失效。 

對(duì)出產(chǎn)線及員工的靜電防護(hù)、在線測(cè)試設(shè)備舉辦排查，未發(fā)明異常。為鎖定失效環(huán)節(jié)，對(duì)未上線芯片全檢 1～5腳阻抗，無(wú)異常后進(jìn)入下一出產(chǎn)流程。最終鎖定失 效環(huán)節(jié)產(chǎn)生在主板進(jìn)入波峰焊后與出波峰焊間，進(jìn)一步 查抄波峰焊設(shè)備接地狀態(tài)及防靜電查抄，無(wú)異常。劈頭 闡明為高溫導(dǎo)致芯片失效。因芯片為SMT貼裝，比擬回 流焊、波峰焊溫度及過板時(shí)間，回流焊情況更為惡劣， 但未呈現(xiàn)異常。同步布置芯片高溫、低溫、冷熱攻擊、 高溫潮態(tài)試驗(yàn)均未發(fā)明異常，鎖定失效產(chǎn)生在波峰焊浸 錫環(huán)節(jié)。 

對(duì)開關(guān)電源芯片電路闡明，電路中有450 V/22 μF的 電解電容，劈頭鎖定過電源為電解電容放電異常。履歷 證，利用直流電源對(duì)主板上電解電容充15 V的直流電后 對(duì)開關(guān)電源芯片1-5腳舉辦放電，芯片失效，與下線樣 品現(xiàn)象一致。查詢?cè)撔酒寄軈?shù)，PIN1腳（EN/UV） 事情的最大額定電壓為9 V，高于9 V有過電擊穿隱患。 隨機(jī)抽取350個(gè)未上線利用的電解電容測(cè)試殘余電壓， 有3個(gè)電壓高于10 V，理論上高壓電解電容殘余電壓在 未放電即插裝利用存在擊穿芯片隱患。

2  嘗試驗(yàn)證 

2.1 驗(yàn)證條件及功效 

1.同編碼電容及下線主板； 

2.殘余電壓：30 V； 

3.驗(yàn)證數(shù)量：30 PCS； 

4.驗(yàn)證功效：未復(fù)現(xiàn)。 

2.2 原因闡明 

通過對(duì)出產(chǎn)進(jìn)程及波峰焊內(nèi)部結(jié)構(gòu)闡明，確認(rèn)未復(fù) 現(xiàn)原因有以下3點(diǎn)：